Wren 正在参加 2020 年度 OSC 中国开源项目评选,请投票支持!
Wren 在 2020 年度 OSC 中国开源项目评选 中已获得 {{ projectVoteCount }} 票,请投票支持!
投票让它出道
已投票
授权协议 MIT
开发语言 C/C++
操作系统 跨平台
软件类型 开源软件
开发厂商
地区 不详
提 交 者 红薯
适用人群 未知
收录时间 2015-01-03

软件简介

Wren 是一个小型快速基于类的脚本语言,相当于 Lua 大小的 Smalltalk。

IO.print("Hello, world!")class Wren {
  adjectives = ["small", "clean", "fast"]
  languageType {
    "scripting"
  }
}
展开阅读全文

代码

的 Gitee 指数为
超过 的项目

评论 (0)

加载中
更多评论
暂无内容
发表于硬件 & IoT专区
06/18 19:47

DDR3 接口分析

1.认识顶层文件example_top.v 打开顶层文件example_top.v 下图为各种参数设定,有bank、column、rank等参数设置(其实你不用动他们,这些都是之前选好的,不记得自己选了什么?乖乖!不如再翻翻DDR3 IP 核配置?)...

0
0
发表于硬件 & IoT专区
2017/09/21 08:06

形态学滤波(六)

形态学滤波(六) 之二维形态学腐蚀/膨胀子模块设计 按照二维扩展的思路,将每一行的一维算子的计算结果对齐在列方向上再进行一维运算,得到的结果即是二维运算结果。 上面的结构图中涉及到: (1)minmax(0)为当...

0
0
发表于AI & 大数据专区
01/01 08:59

mig IP用户读写时序

FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制,旨在让大家更快的学习和应用DDR3。 本实验和工程基于Digilent的Arty Artix-35T FPGA开发板完成。 软件使用Vivado2018.1 第三篇...

0
0
发表了博客
2018/08/05 14:07

M25P16中文版

转载:https://blog.csdn.net/weiweiliulu/article/details/23666717 1、M25P16概述 M25P16是一款带有先进写保护机制和高速SPI总线访问的2M字节串行Flash存储器,该存储器主要特点:2M字节的存储空间,分32个扇区,每个扇区256页,每页256字节;写入1页数据所需时间为1.4 ms(典型值);能单块擦除和整块擦除:2.7~3.6...

0
0
发表于硬件 & IoT专区
06/16 00:02

DDR3读写数据

本文对 Xilinx v7中提供的 DDR3 控制器 IP 核模块进行例化,实现基本的 DDR3读写操作。并使用在线逻辑分析仪查看有规律变化的 DDR3 数据读写时序。 1.DDR3控制器IP接口时序 DDR3 控制器 IP 核用于衔接 DDR3 芯片和...

0
0
发表了博客
2019/04/10 10:10

基于MIG IP核的DDR3控制器(二)

上一节中,记录到了ddr控制器的整体架构,在本节中,准备把ddr控制器的各个模块完善一下。 可以看到上一节中介绍了DDR控制器的整体架构,因为这几周事情多,又要课设什么的麻烦,今天抽点时间把这个记录完了,不然以后都忘了DDR该咋去控制了。 从本次实验的整体功能模块可以看出,最终我们只需要用户操作的信号为用户写入...

0
1
发表了博客
2018/04/08 15:58

flash stm32的flash编写

定义一个全局变量数组: const u8 TEXT_Buffer[]={"STM32F103 FLASH TEST"}; //u8和char* 写入到内存里会有什么区别???????不都是0101吗,难道一个元素占的位置大小不同????? #define SIZE sizeof(TEXT_Buffer) //数组长度 sizeof是一个函数 ,函数的作用是求出括号里参数的长度 #define FLASH_SAVE_ADDR 0X08070000 //设置...

0
0
发表了博客
2019/05/29 18:29

同步fifo与异步fifo

参考以下帖子: https://blog.csdn.net/hengzo/article/details/49683707 https://blog.csdn.net/Times_poem/article/details/51917648 https://www.cnblogs.com/aslmer/p/6114216.html https://www.cnblogs.com/ylsm-kb/p/9068449.html https://blog.csdn.net/Pieces_thinking/article/details/78026326 1.定义   FIF...

0
0
发表了博客
2019/04/10 10:10

痞子衡嵌入式:串行EEPROM接口事实标准及SPI EEPROM简介

  大家好,我是痞子衡,是正经搞技术的痞子。今天痞子衡给大家介绍的是EEPROM接口标准及SPI EEPROM。   痞子衡之前写过一篇文章 《SLC Parallel NOR简介》,介绍过并行NOR Flash基本概念。众所周知,现如今嵌入式非易失性存储器基本被NOR Flash一统江湖了,但在Flash技术发明之前,EEPROM才是非易失性存储器的霸主。...

0
0
发表了博客
05/20 19:04

IIC总线随机读VHDL实现&FIFO实现乒乓操作&HM62256测试&定制IP核

博客简介 本博客是本人大二上学期数字系统实验硬件描述3的内容,在此记录以防丢失。目录如下: IIC串行总线时序分析 VHDL编程设计专门状态机与2片异步FIFO来实现乒乓操作 设计HM62256测试电路并对其仿真验证 定制开发一个1-port RAM的IP核 IIC串行总线时序分析 ① 理解IIC总线读取任意地址数据的时序 首先scl保持高电平,...

0
0
没有更多内容
加载失败,请刷新页面
点击加载更多
加载中
下一页
暂无内容
0 评论
4 收藏
分享
OSCHINA
登录后可查看更多优质内容
返回顶部
顶部