tinyriscv 正在参加 2020 年度 OSC 中国开源项目评选,请投票支持!
tinyriscv 在 2020 年度 OSC 中国开源项目评选 中已获得 {{ projectVoteCount }} 票,请投票支持!
投票让它出道
已投票
授权协议: Apache-2.0
操作系统: Windows
收录时间: 2020-01-21
提 交 者: 编辑部的故事

tinyriscv实现的是一个微RISC-V处理器核,用verilog语言编写,只求以最简单、最通俗易懂的方式实现RISC-V指令的功能,因此没有特意去对代码做任何的优化。

tinyriscv处理器核有以下特点:

  1. 实现了RV32I指令集,通过riscv的RV32I指令兼容性测试,支持以下指令:add addi and andi auipc beq bge bgeu blt bltu bne fence_i jal jalr lb lbu lh lhu lw lui or ori sb sh sw sll slli slt slti sltiu sltu sra srai srl srli sub xor xori;
  2. 支持RV32M指令集:mul mulh mulhu mulhsu div divu rem remu;
  3. 采用三级流水线,即取指,译码、访存、执行,回写;
  4. 可以运行简单的c语言程序。
展开阅读全文

代码

的 Gitee 指数为
超过 的项目

tinyriscv 的相关资讯

还没有任何资讯

tinyriscv 的相关博客

一个小型RISC-V开源处理器核介绍!

【编者推荐语】最近看到了一个开源的RISC-V处理器设计,仅仅5000行左右的verilog代码,功能却非常完善。代码全部为手动设计的...

一个从零开始写的极简、非常易懂的RISC-V处理器核

与本项目配套的设计文档《从零开始写RISC-V处理器》,目前已经更新完第三章硬件篇,开始更新软件篇。 1.初衷 本开源项目的初衷...

从零开始写RISC-V处理器

从零开始写RISC-V处理器 前言 第一次听到RISC-V这个词大概是两年前,当时觉得它也就是和MIPS这些CPU架构没什么区别,因此也就...

tinyriscv 的相关问答

还没有任何问答,马上提问

评论 (0)

加载中
更多评论
0 评论
40 收藏
分享
返回顶部
顶部