sv2v 正在参加 2021 年度 OSC 中国开源项目评选,请投票支持!
sv2v 在 2021 年度 OSC 中国开源项目评选 中已获得 {{ projectVoteCount }} 票,请投票支持!
2021 年度 OSC 中国开源项目评选 正在火热进行中,快来投票支持你喜欢的开源项目!
2021 年度 OSC 中国开源项目评选 >>> 中场回顾
sv2v 获得 2021 年度 OSC 中国开源项目评选「最佳人气项目」 !
授权协议 BSD
开发语言 Haskell 查看源码 »
操作系统 Linux
软件类型 开源软件
所属分类 其他开源
开源组织
地区 不详
投 递 者 terenceyhj
适用人群 未知
收录时间 2021-04-22

软件简介

sv2v:从SystemVerilog到Verilog , sv2v将SystemVerilog (IEEE 1800-2017)转换为Verilog (IEEE 1364-2005), 重点是支持了可合成的语言结构。

其主要目标是创建一个完全免费和开放源码的工具,用于将SystemVerilog转换为Verilog。虽然执行这种转换的方法已经存在,但它们通常要么依赖于商业工具,要么受到范围的限制。

用法

sv2v [OPTIONS] [FILES]

Preprocessing:
  -I --incdir=DIR           Add directory to include search path
  -D --define=NAME[=VALUE]  Define a macro for preprocessing
     --siloed               Lex input files separately, so macros from
                            earlier files are not defined in later files
     --skip-preprocessor    Disable preprocessor
Conversion:
  -E --exclude=CONV         Exclude a particular conversion (always, assert,
                            interface, or logic)
  -v --verbose              Retain certain conversion artifacts
  -w --write=MODE           How to write output; default is 'stdout'; use
                            'adjacent' to create a .v file next to each input
Other:
     --help                 Display help message
     --version              Print version information
     --numeric-version      Print just the version number
展开阅读全文

代码

的 Gitee 指数为
超过 的项目

评论 (0)

加载中
更多评论
暂无内容
暂无内容
暂无内容
0 评论
1 收藏
分享
OSCHINA
登录后可查看更多优质内容
返回顶部
顶部