riscv-isa-sim 正在参加 2020 年度 OSC 中国开源项目评选,请投票支持!
riscv-isa-sim 在 2020 年度 OSC 中国开源项目评选 中已获得 {{ projectVoteCount }} 票,请投票支持!
投票让它出道
已投票
授权协议: BSD
开发语言: C/C++
操作系统: Linux
收录时间: 2019-07-23
提 交 者: 红薯

Spike RISC-V ISA模拟器,它实现了一个或多个RISC-V harts的功能模型。 它以用于庆祝美国横贯大陆铁路完工的金色尖峰命名。

支持如下 RISC-V 特性:

  • RV32I and RV64I base ISAs, v2.1
  • Zifencei extension, v2.0
  • Zicsr extension, v2.0
  • M extension, v2.0
  • A extension, v2.0
  • F extension, v2.2
  • D extension, v2.2
  • Q extension, v2.2
  • C extension, v2.0
  • V extension, v0.7.1 (requires a 64-bit host)
  • Conformance to both RVWMO and RVTSO (Spike is sequentially consistent)
  • Machine, Supervisor, and User modes, v1.11
  • Debug v0.14
展开阅读全文

代码

的 Gitee 指数为
超过 的项目

riscv-isa-sim 的相关资讯

还没有任何资讯

riscv-isa-sim 的相关博客

Adding custom instruction to RISCV ISA and running it on gem5 and spike(转)

Mon, Jul 10, 2017 gem5 This is a tutorial on how to add an instruction to the RISCV ISA, how to write program with th...

搭建riscv环境

1.第一步 clone 需要的源文件(sudo apt install git 如果你没有git) 以下都是给予ubuntu18.04 $ git clone --recursive htt...

[RISCV]GD32VF103CBT6开发环境搭建

1. 芯片参数 主频: 108MHz SRAM: 32KB ROM : 128KB 相比于stm32f103cbt6(72MHz, 20KB SRAM, 128KB ROM), riscv的硬件更胜一筹...

RiscV汇编介绍(2)-编译过程

elf文件全称是Executable and Linkable Format,可执行链接格式,elf文件中除了机器码之外,还有段加载地址,运行入口地址,数...

MIT xv6-riscv操作系统学习日志(Lab: System calls)

Lab: System calls Author: retrhelo Date: 2020.10.25 转载请注明出处 实验网址点击这里。在开始本实验之前建议阅读book-ri...

openEuler 社区成立 Raspberry Pi、ROS、RISCV SIG

自 2019年12月31日 openEuler 社区上线开放以来,中科院软件所作为社区首批成员,积极参与 openEuler 社区建设。先后在社区主...

【翻译|PULPino|RISCV】PULPino数据手册

一、概述   PULPino是一个以RISCV架构RI5CY/ZERO-RISCY为内核的单核SoC,复用了PULP的多个组件。PULP使用相互独立的单端口d...

理解 isa

理解instance、class object、metaclass 面向对象编程中,最重要的概念就是类,下面我们就从代码入手,看看OC是如何实现类的。...

isa指针

前几天在写单例模式的那篇文章的时候,脑海中突然萌生出这样一个问题:类的实例对象在调用其实例方法的时候,这个过程是怎么样...

OC中isa

在说明继承的时候,曾说过类(对象)调用方法简要地说过,先提几个概念,对象,类对象,元类对象,类对象中放对象方法与属性,元...

riscv-isa-sim 的相关问答

还没有任何问答,马上提问

评论 (0)

加载中
更多评论
0 评论
0 收藏
分享
返回顶部
顶部