labeled-RISC-V 正在参加 2020 年度 OSC 中国开源项目评选,请投票支持!
labeled-RISC-V 在 2020 年度 OSC 中国开源项目评选 中已获得 {{ projectVoteCount }} 票,请投票支持!
投票让它出道
已投票
授权协议: BSD
开发语言: Scala
操作系统: 跨平台
收录时间: 2019-07-23
提 交 者: 红薯

labeled-RISC-V —— 标签化RISC-V项目

该项目基于 RocketChip 增加了标签功能, 给硬件请求打上标签, 赋予硬件区分, 隔离和优先化三种新能力。

目录结构:

.
├── board              # supported FPGA boards and files to build a Vivado project
├── boot               # PS boot flow of zynq and zynqmp
├── doc                # some development documents (but in Chinese...)
├── emu                # wrapper of the original rocketchip/emulator to support fast memory initializaion
├── lib                # HDL sources shared by different boards
├── Makefile
├── Makefile.check
├── Makefile.sw
├── pardcore           # wrapper of rocketchip in the Vivado project
└── README.md          # this file
展开阅读全文

代码

的 Gitee 指数为
超过 的项目

labeled-RISC-V 的相关资讯

还没有任何资讯

labeled-RISC-V 的相关博客

RISC-V生态架构浅析(认识RISC-V)

RISC-V 生态架构浅析 前言 RISC-V最近越来越多的出现在科技新闻中,大量的公司加入到RISC-V研究和生产中。在越来越多的RISC-...

Scala RISC-V

在线scala编程 https://scalafiddle.io/ Scala教程 http://www.runoob.com/scala/scala-tutorial.html https://www.yiibai....

RISC-V发展现状

面对xilinx和ARM联合打造的生态链,FPGA底层RTL逻辑开发人员变得可有可无,有的公司软件工程师都可以直接上手,这让传统的FPG...

RISC-V 指令格式

1.在RISC-V的ISA中,由4种核心指令格式,分别是R类,I类,S类,U类。 所有指令都是32位长度; 所有指令RS1和RS2都是源寄存器,...

RISC-V发展现状

面对xilinx和ARM联合打造的生态链,FPGA底层RTL逻辑开发人员变得可有可无,有的公司软件工程师都可以直接上手,这让传统的FPG...

RISC-V 常见指令

算术运算 add rd, rs1, rs2 x[rd] = x[rs1] + x[rs2] 把寄存器 x[rs2]加到寄存器 x[rs1]上,结果写入 x[rd]。忽略算术溢出。 ...

RISC-V基金会宣布通过RISC-V基本ISA和特权架构规范

这通过是RISC-V生态系统发展的一个里程碑 由其成员控制的非盈利组织,RISC-V基金会,今天宣布通过了RISC-V基本ISA和特权架构规...

RISC-V架构上使用Zephyr OS

当今快速发展的物联网和嵌入式生态系统开发人员具有从各种各样的平台和工具中进行选择的能力,以便设计和构建满足其独特需求和...

关于RISC-V你又了解多少

RISC-V指令集架构介绍 RISC-V(英文发音为"risk-five")是一个全新的指令集架构,该架构最初由美国加州大学伯克利分校的EECS部...

labeled-RISC-V 的相关问答

还没有任何问答,马上提问

评论 (0)

加载中
更多评论
0 评论
0 收藏
分享
返回顶部
顶部