labeled-RISC-V 正在参加 2021 年度 OSC 中国开源项目评选,请投票支持!
labeled-RISC-V 在 2021 年度 OSC 中国开源项目评选 中已获得 {{ projectVoteCount }} 票,请投票支持!
2021 年度 OSC 中国开源项目评选 正在火热进行中,快来投票支持你喜欢的开源项目!
2021 年度 OSC 中国开源项目评选 >>> 中场回顾
labeled-RISC-V 获得 2021 年度 OSC 中国开源项目评选「最佳人气项目」 !
授权协议 BSD
开发语言 Scala
操作系统 跨平台
软件类型 开源软件
所属分类 其他开源RISC-V
开源组织
地区 不详
投 递 者 红薯
适用人群 未知
收录时间 2019-07-23

软件简介

labeled-RISC-V —— 标签化RISC-V项目

该项目基于 RocketChip 增加了标签功能, 给硬件请求打上标签, 赋予硬件区分, 隔离和优先化三种新能力。

目录结构:

.
├── board              # supported FPGA boards and files to build a Vivado project
├── boot               # PS boot flow of zynq and zynqmp
├── doc                # some development documents (but in Chinese...)
├── emu                # wrapper of the original rocketchip/emulator to support fast memory initializaion
├── lib                # HDL sources shared by different boards
├── Makefile
├── Makefile.check
├── Makefile.sw
├── pardcore           # wrapper of rocketchip in the Vivado project
└── README.md          # this file
展开阅读全文

代码

的 Gitee 指数为
超过 的项目

评论 (0)

加载中
更多评论
暂无内容
发表了博客
2018/04/26 08:53

Scala RISC-V

在线scala编程 https://scalafiddle.io/ Scala教程 http://www.runoob.com/scala/scala-tutorial.html https://www.yiibai.com/scala/scala_strings.html http://wiki.jikexueyuan.com/project/scala-development-guide/add-scope.html 一个好的scala spark kafka Hadoop资料网站 https://www.iteblog.com/ 大量的RISC-V文章(可下载) https://blog.csdn.net/zzwu/article/details/54798818 小牛学堂教程 http://www.edu360....

0
0
2020/07/04 16:00

RISC-V发展现状

面对xilinx和ARM联合打造的生态链,FPGA底层RTL逻辑开发人员变得可有可无,有的公司软件工程师都可以直接上手,这让传统的FPGA人员面临着一个尴尬的境地,而RISC-V的到来恰好是FPGA工程师的另外一个”春天“。 长按二维码关注公众号后台回复【 RISC-V发展】可获取PPT 扫 码 关 注 一 起 畅 聊 深耕在FPGA 扎根于视频领域 卓越于神经网络 本文分享自微信公众号 - 瓜大三哥(xiguazai_tortoise)。 如有侵权,请联系 support@osch...

0
0
发表了博客
2021/01/09 09:52

RISC-V其实是反潮流!

内容来源:内容由半导体行业观察(ID:icbank) 在1980年代,超级计算机的外观如下图所示。而Cray的半圆形则是80年代超级计算机的代名词。那就是一台超级计算机的样子。 1980年代的Cray超级计算机。 在一篇写RISC-V的文章里,我们提到过去的超级计算,这两者之间有什么关系?主要是因为,我们提到的Cray计算机,也被称为矢量处理机——一种已经被抛弃的“老古董”。 然而,RISC-V却将Cray风格的矢量处理重新带回来,并认为它应该...

0
0
发表于硬件 & IoT专区
2020/10/06 22:36

RISC-V 指令格式

1.在RISC-V的ISA中,由4种核心指令格式,分别是R类,I类,S类,U类。 所有指令都是32位长度; 所有指令RS1和RS2都是源寄存器,RD是目的寄存器; R类: bit 31:25: 功能码,7bit bit24:20:RS2,5bit bit19:15:RS1,5bit bit14:12 功能码,3bit bit11:7 RD,5bit bit6:0 opcode操作码,7bit RISU指令,bit0-6都是操作码。7bit操作码代表128种不同指令。 RISC-V,指令基本格式 RISU,记忆RISCV --> RISU R类型,寄存器-寄存器类...

0
0
发表了博客
2019/05/04 03:06

RISC-V 常见指令

算术运算 add rd, rs1, rs2 x[rd] = x[rs1] + x[rs2] 把寄存器 x[rs2]加到寄存器 x[rs1]上,结果写入 x[rd]。忽略算术溢出。 addi rd, rs1, immediate x[rd] = x[rs1] + sext(immediate) 把符号位扩展的立即数加到寄存器 x[rs1]上,结果写入 x[rd]。忽略算术溢出。 sub rd, rs1, rs2 x[rd] = x[rs1] − x[rs2] x[rs1]减去 x[rs2],结果写入 x[rd]。忽略算术溢出。 div rd, rs1, rs2 x[rd] = x[rs1] ÷s x[rs2] 用寄存器 x[rs1]...

0
0
发表于开源治理专区
2019/07/11 11:40

RISC-V基金会宣布通过RISC-V基本ISA和特权架构规范

这通过是RISC-V生态系统发展的一个里程碑 由其成员控制的非盈利组织,RISC-V基金会,今天宣布通过了RISC-V基本ISA和特权架构规范。RISC-V基本架构是应用软件和硬件之间的接口。按照该规范编码的软件将永久地继续在RISC-V处理器上工作,即使架构通过开发新的扩展而发展。 “RISC-V的设计使用一个简单的固定基本ISA和模块化的固定标准扩展,有助于防止碎片,同时支持自定义。“RISC-V基金会董事会主席Krste Asanović说:“RISC-...

0
1
没有更多内容
加载失败,请刷新页面
点击加载更多
加载中
下一页
暂无内容
0 评论
0 收藏
分享
OSCHINA
登录后可查看更多优质内容
返回顶部
顶部